4_5_2

#

# Условное графическое обозначение RS – триггера имеет вид (рис.4.57).

Рис. 4.57 Условное графическое обозначение RS - триггера

Вход S предназначен для установки (Set) триггера в состояние 1, а вход R – для сброса (Reset) т.е. в состояние 0.

Симметричный триггер с внешним смещением на транзисторах.

Схема этого триггера на транзисторах р-п-р- типа изображена на рис.4.58,а. Она содержит два резистивных усилительных каскада на транзисторных ключах – инверторах; выход каждого из них связан с входом другого резистивным делителем RRБ.

Рис.4.58 Схема RS –триггера на биполярных транзисторах

Легко установить, что при двух отпертых транзисторах в схеме имеется положительная обратная связь, которая в сочетании с усилительными свойствами каскадов обеспечивает лавинное протекание процессов. Такое состояние является неустойчивым и схема сразу же перейдет в одно из устойчивых состояний, при котором один из транзисторов открыт, а другой – закрыт. При этом положительная обратная связь оказывается разорванной. Изменение состояния триггера осуществляется подачей сигналов на его входы Uзап1 и Uзап2 .

Опишем устойчивые состояния схемы и ее переключения.

Предположим, что транзистор VT1 закрыт. Тогда при правильно выбранных сопротивлениях делителя Rl – RБ2 потенциал базы транзистора VT2 может быть достаточно для насыщения транзистора. При этом uк2 ≈ 0 и потенциал базы транзистора VT1 не может быть отрицательным, т. е. VT1 действительно закрыт. Этим доказано, что при одном открытом транзисторе другой будет закрыт.

Чтобы вывести схему из устойчивого состояния, можно подать положительный запирающий импульс на базу открытого транзистора. Предположим, что такой импульс подан на базу насыщенного сейчас транзистора VT1. При этом VT1 выйдет из насыщения и потенциал его коллектора уменьшится, через делитель Rl – RБ2 отрицательный перепад передастся на базу транзистора VT2, что вызовет отпирание VT2. Вследствие этого появится ток iк2 потенциал коллектора uк2 станет выше, через делитель R2 – RБ1 это изменение передастся на базу транзистора VT1, ток iк2 уменьшится, потенциал коллектора uк1, а следовательно, и базы VT2 уменьшится, ток iк2 возрастет и т. д. Лавинообразный процесс увеличения тока iк2 и уменьшения тока iк1 завершится запиранием транзистора VT1 и отпиранием транзистора VT2, т. е. переключением триггера в другое устойчивое состояние. Для нового переключения триггера положительный запускающий импульс нужно подать на базу насыщенного сейчас транзистора VT2.

Временные диаграммы переключающих импульсов и импульсов, формируемых на коллекторах транзисторов, приведены на рис.4.58,б. Здесь и далее импульсы на временных диаграммах изображены идеальными: длительность фронтов принята равной нулю.

При переключении триггера потенциалы на его выходах меняются лавинообразно, т. е. на выходе формируется прямоугольный импульс с крутыми фронтами. Это позволяет использовать триггер для формирования прямоугольных импульсов.

Если принять, что Вых1 является прямым выходом, т. е. Q, а переключение триггера осуществляется импульсами положительной полярности, то вход, обозначенный как Uзап1 , будет входом S. Соответственно, Uзап2 – входом R.

Переключение триггера форсируется ускоряющими конденсаторами С1, С2. Во время лавинообразного опрокидывания схемы напряжения на них практически не успевают изменяться - конденсаторы С1и С2 представляют собой короткозамкнутые участки цепи.

Поэтому изменения тока в базовой цепи транзистора под влиянием скачка напряжения на коллекторе другого плеча ограничиваются только входным сопротивлением транзистора. В отсутствие конденсаторов С1, С2 изменения базовых токов ограничивались бы и резисторами Rl, R2.

Наряду с этим ускоряющие конденсаторы оказывают и отрицательное влияние. После каждого опрокидывания схемы конденсатор, присоединенный к коллектору закрывшегося транзистора, заряжается, а присоединенный к коллектору открывшегося транзистора разряжается. Это приводит к необходимости увеличивать интервал между двумя запускающими импульсами. Последние следует подавать с таким расчетом, чтобы к приходу очередного импульса напряжения на конденсаторах уже установились.

Кроме того, зарядка ускоряющего конденсатора через коллекторный резистор закрывшегося транзистора приводит к удлинению переднего фронта отрицательного импульса, а длительная разрядка – к искажению.

Предпочтительней подавать сигналы на транзистор, который находится в закрытом состоянии. Для его открытия потребуется меньшая мощность входного сигнала, чем для закрытия транзистора, находящегося в режиме насыщения.

Источник питания Еб включен для повышения стабильности работы триггера. При его отсутствии напряжение на базе закрытого транзистора было бы ≈ 0. При наличии Еб напряжение на базе > 0, что надежно удерживает транзистор в закрытом состоянии даже при действии каких – либо помех.

RS – триггер на логических элементах

Рассмотрим принцип построения триггеров на логических элементах И – НЕ.

Интегральные триггеры бывают асинхронными (нетактируемыми) и синхронными (тактируемыми). Аналогично триггеру на дискретных компонентах, интегральный асинхронный триггер имеет лишь информационные входы, сигналы на которых с момента их появления определяют состояние триггера. Синхронный триггер кроме информационных входов имеет синхронизующий (тактирующий, тактовый) вход; сигналы на информационных входах воздействуют на такой триггер только при сигнале на синхронизирующем входе.

Асинхронный RS-триггер. На выходе элемента И – НЕ имеется инвертор (усилитель). Поэтому на двух таких элементах можно выполнить триггер, если вход одного элемента соединить с выходом другого.

Полученный таким образом триггер является асинхронным триггером. Он имеет два входа: S – установки триггера в 1, R – установки триггера в 0.

Асинхронный RS-триггер – простейший интегральный триггер, применяющийся самостоятельно, а также входящий в состав более сложных интегральных триггеров в качестве запоминающей ячейки.

RS-триггер на элементах И – НЕ. Для элемента И – НЕ активным сигналом является логический 0: наличие его хотя бы на одном входе обусловливает на выходе логическую 1 независимо от сигналов на других входах. Логическая 1 для такого элемента является пассивным сигналом: с ее поступлением на вход состояние выхода элемента не изменяется.

В силу сказанного триггер на элементах И – НЕ (рис.4,59,а) переключается логическим 0. На условном изображении такого триггера (рис.4,59,б) это отражают инверсными входами.

Нетрудно понять, что для данного триггера комбинация входных сигналов S = 0, R = 0 является запрещенной, т.к. после изменения входных сигналов появляется неопределенность, а комбинация S = l, R = 1 не меняет его предыдущего состояния.

С учетом изложенного просто рассмотреть переключения триггера, что читатель легко сделает самостоятельно.

Рис.4.59 Асинхронный триггер на элементах И-НЕ (а) и его УГО (б)

Синхронный RS-триггер. На входы логического элемента или устройства сигналы не всегда поступают одновременно, так как перед этим они могут проходить через разное число узлов, не обладающих к тому же одинаковой задержкой. Это явление называют состязаниями или гонками. В результате его в течение некоторого времени на входах создается непредвиденная ситуация: новые значения одних сигналов сочетаются с предыдущими значениями других, что может привести к ложному срабатыванию элемента (устройства).

Последствия гонок можно устранить временным стробированием, когда на элемент кроме информационных сигналов подаются тактирующие (синхронизирующие) импульсы, к моменту прихода которых информационные сигналы заведомо успевают установиться на входах.

Одноступенчатый синхронный RS-триггер. Схема тактируемого RS-триггера и его условное изображение приведено на рис.4.60.

Основу триггера составляет асинхронный RS-триггер T1 с инверсными входами (аналогичный изображенному на рис.4.59). Чтобы обеспечить переключающий логический 0 на соответствующем входе Т1, в схеме использованы элементы И – НЕ. Логический 0 на выходе такого элемента будет при логических 1 на его входах, т. е. при S = 1, С = 1 или при R = 1, C = 1.

а б

Рис.4.60 Синхронный RS – триггер (а) и его УГО (б)

В тексте тактируемый RS-триггер сокращенно обозначают RSC.

Двухступенчатый синхронный RS – триггер показан на рис.4.61.

Рис.4 61 Двухступенчатый синхронный RS - триггер

Управление этим триггером возможно не только сигналами, соответствующим логической единице, но и сигналами, соответствующими логическому нулю.